對(duì)于130nm以下的納米技術(shù)，IC制造商發(fā)現(xiàn)在生產(chǎn)的早期階段實(shí)際良率遠(yuǎn)小于期望值(圖1)，超過60%的設(shè)計(jì)需要重新制作整個(gè)掩膜才能達(dá)到可接受的良率和性能指標(biāo)。傳統(tǒng)方法對(duì)提高現(xiàn)代工藝下的良率更是無(wú)能為力，因?yàn)榕c傳統(tǒng)工藝相關(guān)的良率問題不再是引起當(dāng)前良率問題的主要原因(圖2)。而且，傳統(tǒng)的DFM方法只依賴于對(duì)下游效應(yīng)的精確估計(jì)。在納米工藝節(jié)點(diǎn)上，制造和光刻問題對(duì)硅片性能有著深遠(yuǎn)的影響，需要有關(guān)制造效應(yīng)的高度精確信息才能確?？煽康念A(yù)測(cè)值。
芯片制造商以前都是通過一系列針對(duì)特殊工藝和制造的設(shè)計(jì)規(guī)則與版圖設(shè)計(jì)師交流有關(guān)制造效應(yīng)的數(shù)據(jù)。只要遵循這些規(guī)則，半導(dǎo)體公司就能預(yù)期得到標(biāo)稱的良率水平。為了適應(yīng)工藝的變化，制造商需要在設(shè)計(jì)規(guī)則中建立足夠的保護(hù)帶(guard-band)，因此這種設(shè)計(jì)無(wú)法發(fā)揮制造工藝的全部潛能，也無(wú)法實(shí)現(xiàn)最大的性能指標(biāo)。
今天，先進(jìn)的工藝大大地改善了復(fù)雜性和設(shè)計(jì)規(guī)則?，F(xiàn)在制造商大大地增加了必要的設(shè)計(jì)規(guī)則，這些規(guī)則有一系列的可選的、但是又推薦采用的規(guī)則，設(shè)計(jì)師利用這些規(guī)則可以發(fā)揮最新工藝技術(shù)的更大潛能。然而，物理版圖和亞波長(zhǎng)光刻與芯片平整效應(yīng)之間越來(lái)越多的交互作用，將顯著影響良率提升和最大良率水平。在這種狀況下，成功的IC開發(fā)很大程度上依賴于設(shè)計(jì)師對(duì)這些制造效應(yīng)影響的精確預(yù)測(cè)能力，最新的措施是采用復(fù)雜的建模方法提供優(yōu)化性能與良率所需的高精確數(shù)據(jù)。
圖1：由于越來(lái)越嚴(yán)重的制造效應(yīng)，納米技術(shù)的實(shí)際良率已經(jīng)無(wú)法達(dá)到期望的水平。
圖2：隨著向納米技術(shù)的發(fā)展，影響良率的因素向開發(fā)流程的上游轉(zhuǎn)移。
光刻效應(yīng)
對(duì)于納米工藝技術(shù)來(lái)說(shuō)，由于存在波長(zhǎng)衍射效應(yīng)，因此光罩(photomask)形狀不能精確地轉(zhuǎn)移到晶圓上。傳統(tǒng)的刻線增強(qiáng)技術(shù)(RET)方法，如光接近校正(OPC)和相移掩膜(PSM)方法有助于保持精確的形狀，減小片上線寬變化(ACLV)和芯片之間的參數(shù)變化。OPC一般用于預(yù)補(bǔ)償線末段縮短、拐角圓滑，并修正邊緣布局錯(cuò)誤或特征參數(shù)偏差，而PSM則用來(lái)將光源分割成兩個(gè)相位，以避免產(chǎn)生干涉圖，提高晶圓上的圖像分辨率。
雖然在較早的技術(shù)中，只有一層或兩層掩膜層需要OPC，但在130nm設(shè)計(jì)中制造商需要對(duì)三分之二以上的層應(yīng)用OPC，90nm時(shí)基本上所有層都要應(yīng)用OPC。但是，不加選擇地對(duì)這些層中所有結(jié)構(gòu)應(yīng)用OPC會(huì)顯著增加物理數(shù)據(jù)庫(kù)的復(fù)雜度，極大地增加工具運(yùn)行時(shí)間，延遲產(chǎn)品上批量的時(shí)間。然而，隨著設(shè)計(jì)鏈中了解光刻工序的工具的增加，設(shè)計(jì)師可以通過高亮顯示難以印刷的版圖圖案來(lái)盡量減少指定層上所需的OPC數(shù)量。
利用像Virtuoso RET Suite這樣的新型工具，納米IC設(shè)計(jì)師創(chuàng)建的版圖更不容易受引起良率下降的光刻問題和光刻工藝變化的影響，并且更容易使用分辨率增強(qiáng)技術(shù)進(jìn)行改善。在這些工具的幫助下，設(shè)計(jì)師可以利用亞波長(zhǎng)失真效應(yīng)的精確模型，了解到版圖結(jié)構(gòu)如何顯現(xiàn)在硅片中。另外，通過修改版圖消除各種形狀的高難組合，工程師可以將OPC專用于設(shè)計(jì)的特定區(qū)域，從而有助于減少OPC的運(yùn)行時(shí)間。隨著這些工具發(fā)展到設(shè)計(jì)鏈的更上游，半導(dǎo)體公司將能減少OPC要求，生產(chǎn)出最低復(fù)雜性的掩膜，從而降低產(chǎn)品成本，同時(shí)提高器件性能和硅片良率。
在這種新方法的核心部分，工藝模型文件(PMF)需要將光刻和工藝信息加入到設(shè)計(jì)流程中，由制造商的工藝和設(shè)計(jì)集成團(tuán)隊(duì)創(chuàng)建的PMF可以促進(jìn)制造數(shù)據(jù)向上游工具的轉(zhuǎn)移。使用先進(jìn)的加密技術(shù)，PMF還能安全地將機(jī)密制造數(shù)據(jù)和關(guān)鍵約束進(jìn)行封裝提供給上游用戶，同時(shí)給用戶提供關(guān)于下游工作對(duì)設(shè)計(jì)性能和良率影響的準(zhǔn)確意識(shí)。這樣一來(lái)，版圖設(shè)計(jì)師不用成為光刻工藝專家就能創(chuàng)建光刻友好的設(shè)計(jì)，而下游制造工程師可以在分辨率增強(qiáng)處理方面優(yōu)化時(shí)間和投資，以獲得可接受的良率。
預(yù)測(cè)CMP的影響
除了光刻以外，先進(jìn)制造技術(shù)在其它方面對(duì)設(shè)計(jì)性能的影響也越來(lái)越大。例如，CMP可以顯著地改變連線的電氣特性，從而導(dǎo)致與性能相關(guān)或功能相關(guān)的良率問題。由于銅線比周圍的絕緣電介質(zhì)要軟，成組的走線緊挨在一起會(huì)形成偏軟區(qū)域，在這種區(qū)域中CMP對(duì)走線的腐蝕均勻性要比銅較少的相鄰區(qū)域差。這種厚度的變化將引起整個(gè)芯片中互連線電阻和電容的變化，從而導(dǎo)致同一層或跨越多層的等長(zhǎng)關(guān)鍵路徑出現(xiàn)不同的寄生時(shí)延。對(duì)納米技術(shù)來(lái)說(shuō)，這種互連時(shí)延變化會(huì)嚴(yán)重限制設(shè)計(jì)師依靠時(shí)序仿真精確預(yù)測(cè)硅片性能的能力。
為了減小CMP效應(yīng)，制造商會(huì)插入"虛擬的"(dummy)金屬填充物，或使用走線槽(wire-slotting)法平均整個(gè)芯片的銅密度。而設(shè)計(jì)師則需要有關(guān)CMP效應(yīng)的精確數(shù)據(jù)來(lái)精確預(yù)測(cè)金屬密度對(duì)信號(hào)線阻抗的影響，以及耦合對(duì)走線電容的影響。復(fù)雜的物理建模方法可以用來(lái)精確地預(yù)測(cè)芯片上任何網(wǎng)絡(luò)或區(qū)域的銅和氧化物厚度。
設(shè)計(jì)師可以利用這種基于模型的方法從版圖中提取實(shí)際的電阻和電容值，而不用再依賴于帶保守性保護(hù)帶的傳統(tǒng)技術(shù)文件。而且，這種方法還允許工程師無(wú)需實(shí)際加工晶圓的條件下，通過仿真各種類型的虛擬填充物的厚度圖檢查各種虛擬特性。
靈活的建模和設(shè)計(jì)優(yōu)化
制造對(duì)設(shè)計(jì)目標(biāo)影響程度的日益提高迫切需要設(shè)計(jì)師在設(shè)計(jì)早期階段就考慮制造性問題。同時(shí)，用于版圖設(shè)計(jì)和芯片優(yōu)化的物理設(shè)計(jì)工具需要準(zhǔn)確地理解制造效應(yīng)和設(shè)計(jì)意圖，以便在性能和良率之間取得最佳平衡(圖3)。最近的物理設(shè)計(jì)工具(如Cadence的Chip Optimizer)利用了先進(jìn)的建模方法來(lái)確定并實(shí)現(xiàn)最優(yōu)解決方案，同時(shí)在詳細(xì)版圖階段提供高準(zhǔn)確度的芯片性能預(yù)測(cè)。例如，Chip Optimizer可以使用三維空間優(yōu)化方法優(yōu)化幾何形狀和物理空間。因?yàn)檫@種方法了解制造約束，版圖設(shè)計(jì)師可以在所需的精確配置和位置中定位各種形狀和優(yōu)化互連拓?fù)?，以滿足制造和良率目標(biāo)，同時(shí)預(yù)測(cè)下游的電氣效應(yīng)。
圖3：先進(jìn)的物理設(shè)計(jì)工具開始能夠利用設(shè)計(jì)和先進(jìn)制造約束優(yōu)化設(shè)計(jì)。
這種靈活的建模方法是具有制造意識(shí)的最新IC設(shè)計(jì)方法和復(fù)雜的開發(fā)流程的關(guān)鍵要素。過去，關(guān)注工具性能和周轉(zhuǎn)(turn-around)時(shí)間的傳統(tǒng)意識(shí)限制了傳統(tǒng)IC物理設(shè)計(jì)工具，只能簡(jiǎn)單地了解互連和工藝規(guī)則。例如，工程師以往在對(duì)設(shè)計(jì)進(jìn)行性能方面的修改時(shí)，缺乏這些修改對(duì)電氣性能影響的可靠數(shù)據(jù)。
最新方法可以確保工程師有“足夠的”數(shù)據(jù)來(lái)高效地達(dá)成他們的目標(biāo)。在這種方法中，物理設(shè)計(jì)可以利用改進(jìn)模型提供所需的數(shù)據(jù)，同時(shí)保持快速的周轉(zhuǎn)時(shí)間。如果后面出現(xiàn)問題時(shí)，工程師可以利用對(duì)同一個(gè)模型更詳細(xì)的了解，提供用于分析特定問題和修補(bǔ)局部特定設(shè)計(jì)區(qū)域所需的數(shù)據(jù)。采用這種自適應(yīng)提取方法，IC設(shè)計(jì)師可以獲得有關(guān)下游制造工藝的足夠信息，從而不僅使設(shè)計(jì)能夠進(jìn)行制造，而且還能實(shí)現(xiàn)先進(jìn)工藝技術(shù)的全部潛能。
